Проектирование ПЛИС

RTL уровень - Ведение HDL проекта

Создание и управление HDL проектом.

Обеспечивает возможность текстового, табличного и графического ввода и редактирования VHDL, Verilog и "смешанного" описания проекта, а также функции управления запуском программ моделирования и синтеза, управления базами данных проекта, в том числе функцию контроля версий.

Ускоряет процесс функциональной верификации проекта благодаря встроенному механизму контроля правил проектирования и графической отладки в режиме моделирования.

Поддерживает функции коллективного проектирования и повторного использования блоков, в том числе импорт IP блоков.

Встроенный менеджер обеспечивает навигацию проекта и поиск по множеству критериев.

Автоматически генерирует графическую документацию в формате HTML.

Файлы

Внешние ссылки