|
|
|
Ссылка
Управление иконками вызова программ в DashBoard и проектами, вызов DxDesigner на активном проекте, поиск компонентов в схеме через Find и Project_Navigator_Contents (video+audio)
|
|
Ссылка
Планировка выводов ПЛИС в контексте платы в IO_Designer, обновление информации о переопределении выводов через обменный файл, формирование набора символов для схемы, генерация символов и схемы в проект DxDesigner
|
|
Ссылка
Удаление старой информации компонента ПЛИС и его символов из Центральной Библиотеки, импорт нового описания компонента (PDB) и его символов сгенеренных из IO_Designer
|
|
Ссылка
Отображение основных настроек и разделов системы задания ограничений (CES)
|
|
Ссылка
Выяснение причины отказа формирования электрической цепи в CES, создание IBIS модели через шаблон, формирование электрической цепи, генерация дифф. пар по информации из файлов IBIS моделей, и по суфиксам имен
|
|
Ссылка
Выбор цепи в CES и ее автоматическое отображение на всех листах схемы в DxDesigner, формирование ограничений времени распространения сигнала для нее и показ формирования правил выравнивания по длине у множества цепей.
|
|
Ссылка
Создание последовательности соединений в одной из цепей DDR, формирование пар выводов, задание ограничений по длинам и выравниванию длин. Создание шаблона ограничений по настройкам этой цепи и применение его к остальным подобным цепям. Задание переменной выравнивания для байта шины через запуск VBScript.
|
|
Ссылка
Создание ограничений по наводкам, через определение суммарной максимальной длины параллельных сегментов трасс и применение этих ограничений между классами цепей
|
|
Ссылка
Передача цепи для анализа в ICX_Explorer. Задание изменяемой величины длины для передающей линии и временных ограничений задержки. Моделирование цепи с изменяющимися параметрами с целью найти правильные соотношения длин удовлетворяющие заданной задержке.
|
|
Ссылка
Обрезка контура платы по дополнительной фигуре, формирование контуров трассировки и изготовления по новому контуру платы
|
|
Ссылка
Создание области правил в посадочном месте (CELL) и синхронизация имен правил при установке посадочного места на плате
|
|
Ссылка
Автотрассировка с применением микропереходов
|
|
Ссылка
Отображение только нужного нам класса. Создание сбалансированной топологии соединений в цепи. Задание ограничений длины для цепи на внутрених слоях.
|
|
Ссылка
Интерактивная шинная трассировка
|
|
Ссылка
Автотрассировка дифф. пар с выравниванием длин.
|
|
Ссылка
Автотрассировка цепей PCI-X, устранение нарушений по наводкам в полуавтомате и автомате.
|
|
Ссылка
Отображение класса нарушений через Display_Control и устранение этих ошибок.
|
|
Ссылка
Создание сложной области заливки на основе нескольких простых фигур
|
|
Ссылка
Включение динамической заливки, интерактивное проведение трассы и изменение ее ширины, изменение правил зазоров в CES и отображение этих изменений на плате.
|
|
Ссылка
Генерация действительных границ заливки и их модификация, обработка и фиксация этих изменений.
|
|
Ссылка
Окончательная генерация заливок на всех слоях, визуальный анализ сделанного.
|
|
Ссылка
Генерация Gerber и NC_Drill. Проверка одного из параметров технологичности (острый угол). Устранение ошибки. Сравнение ранее сгенеренных данных для изготовления с текущим состоянием платы. Генерация новых выходных данных через собственное меню пользователя.
|
|
Ссылка
Создание Детальных Видов и заливка свободных пространств медью.
|
|
Ссылка
Размещение размеров и форматки. Генерация файла в Acrobat.
|
|
Ссылка
Создание изготовительной панели на две копии платы. Проверка правил изготовления на уровне панели.
|
|
Ссылка
Создание изготовительной панели из нескольких разных плат.
|