|
|
|
|
|
|
Иллюстрации
|
|
|
|
|
|
Предназначения IP-блоков
|
|
|
|
|
Описание
|
|
|
|
|
|
Готовые решения в виде библиотеки синтезируемых IP-блоков на языках VHDL и Verilog. Эти блоки могут быть промоделированы совместно с моделями, непосредственно разработанными пользователем, и затем синтезированы на базе имеющихся физических библиотек.
Стандартная поставка включает синтезируемый RTL код, документацию, скрипты для синтеза и тестбенч.
|
|
|
|
Возможности
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Файлы
|
|
|
|
|
|
|
|
|
|
Ссылки
|
|
|
|
|
|
|
|
|
 |
|
